基于Vivado HLS的Sobel圖象邊緣檢測(cè)
2021-10-12 777 9
AXI4-Lite總線的主從機(jī)讀寫例程及代碼
2021-10-12 729 2
基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)
2021-10-12 872 5
視頻圖像處理的雙線性插值工程（基于FPGA）
2021-10-12 622 5
用于胎兒心電監(jiān)測(cè)用自適應(yīng)濾波器實(shí)現(xiàn)的Verilog代碼
2021-10-12 596 6
采用FPGA的DDS算法Verilog程序的實(shí)現(xiàn)
2021-10-10 879 8
Xilinx JTAG-SMT2全套設(shè)計(jì)資料
2021-10-10 1033 9
基于xilinx XC7A100T開發(fā)板工程
2021-10-09 686 6
FPGA TCPUDP千兆以太網(wǎng)高速傳輸方案 開源UDP版工程
2021-10-03 609 6
基于FPGA的數(shù)字頻譜分析儀和發(fā)生器（電路+源碼）
2021-10-03 925 24
基于FPGA+ARM的人臉識(shí)別智能監(jiān)控系統(tǒng)
2021-10-03 849 5
基于FPGA的DDS的信號(hào)發(fā)生器Verilog源代碼
2021-10-03 668 6
三相方波電源FPGA驅(qū)動(dòng)代碼(測(cè)試程序)
2021-10-03 756 6
DE2-115 FPGA手勢(shì)識(shí)別
2021-10-03 1404 22
基于FPGA的視頻圖像以太網(wǎng)傳輸(編譯軟件為Vivado 2017)
2021-10-03 923 12
實(shí)現(xiàn)PFGA CPU設(shè)計(jì) 以及l(fā)ogitsim的文件及編譯代碼
2021-10-03 658 3
基于FPGA平臺(tái)的實(shí)時(shí)視頻去霧系統(tǒng)項(xiàng)目代碼
2021-10-03 1101 14
Verilog HDL實(shí)現(xiàn)雙線性插值視頻實(shí)時(shí)縮放
2021-10-03 885 10
用Verilog HDL實(shí)現(xiàn)Virtex-7 FPGA的CNN加速
2021-10-03 864 24