這是一個項目，主要包括logisim和Verilog代碼，用于停車系統(tǒng)中車輛的自動進出，這是一個非常小的規(guī)模，但可以在更大的規(guī)模上應用
2022-02-16 1179 4
一種使用Verilog HDL在Altera DE2 115板上編碼的智能停車系統(tǒng)。該系統(tǒng)知道有多少輛車進出停車場，并在停車場已滿時發(fā)出警告。
2022-02-16 1116 7
使用Verilog的停車系統(tǒng)
2022-02-16 928 6
Verilog簡易停車系統(tǒng)
2022-02-16 909 6
這是訓練神經(jīng)網(wǎng)絡在淺色背景上檢測深色數(shù)字的項目。 然后使用多種技術將神經(jīng)網(wǎng)絡轉換為 Verilog HDL ，以減少 FPGA 上所需的資源并提高處理速度。 它可以很容易地擴展以用于檢測具有不同神經(jīng)網(wǎng)絡結構的其他對象。
2022-01-24 1305 12
使用STC單片機自制波形發(fā)生器
2021-11-27 1141 14
三相方波電源FPGA驅動代碼(測試程序)
2021-11-26 1031 10
基于FPGA的機房環(huán)境采集監(jiān)控系統(tǒng)設計
2021-11-26 890 7
基于FPGA的電磁超聲脈沖壓縮檢測系統(tǒng)
2021-11-26 861 7
數(shù)字邏輯作業(yè)-電梯控制器設計
2021-11-25 914 8
本項目只做了FPGA向STM32發(fā)送數(shù)據(jù)，屬于單向通信，另外，為了產(chǎn)生數(shù)據(jù)發(fā)送到STM32，F(xiàn)PGA程序中寫了一個計數(shù)器，實際工程中根據(jù)自己的需求刪除即可，F(xiàn)PGA中的SPI模塊中有完整的發(fā)送接收程序，因為本次不需要FPGA接收數(shù)據(jù)，所以接
2021-11-24 972 8
基于FPGA的運動目標識別系統(tǒng)設計
2021-11-23 907 20
ZYNQ+AD9361開發(fā)板-YunSDR資料
2021-11-22 2323 4
Zynq裸機實現(xiàn)以太網(wǎng)與PC端linux通信
2021-11-22 1063 10
FPGA IIC濕度測試儀
2021-11-18 977 4
基于Verilog的FPGA單線傳感器溫度測量
2021-11-18 844 4
基于FPGA的電機智能溫度速度控制器
2021-11-18 948 3
在我大三的時候，我在2021年參加電子實驗室的一個課程項目。該FPGA程序通過加熱水泥電阻或使用風扇吹氣來控制溫度。
2021-11-18 929 4
FPGA智能溫度控制器設計
2021-11-18 737 6