2021-10-03 19:24:08 索煒達電子 880
項目編號：E1368
文件大?。?.1M
源碼說明：帶中文注釋
開發(fā)環(huán)境：Verilog
簡要概述：
Verilog HDL實現(xiàn)雙線性插值視頻實時縮放
目錄│文件列表:
└ Verilog HDL實現(xiàn)雙線性插值視頻實時縮放
└ video_stream_scaler
└ trunk
├ doc
│ │ Video Stream Scaler Specifications.pdf
│ └ src
│ │ Block Diagram.vsd
│ └ Video Stream Scaler Specifications.doc
├ rtl
│ └ verilog
│ └ scaler.v
└ sim
└ rtl_sim
│ scaler.cr.mti
│ scaler.mpf
│ scaler.v
│ scaler_tb.v
│ vsim.wlf
├ src
│ │ input.tif
│ │ input1280x1024boxdiag.bmp
│ │ input1280x1024boxdiagRGB.raw
│ │ input1280x1024RGB.raw
│ │ input640x512boxdiag.bmp
│ │ input640x512boxdiagRGB.raw
│ │ input640x512RGB.raw
│ └ input640x512_21extraRGB.raw
└ work
│ _info
│ _vmake
├ ram@dual@port
│ │ verilog.asm
│ │ verilog.rw
│ │ _primary.dat
│ │ _primary.dbs
│ └ _primary.vhd
├ ram@fifo
│ │ verilog.asm
│ │ verilog.rw
│ │ _primary.dat
│ │ _primary.dbs
│ └ _primary.vhd
├ scaler@test
│ │ verilog.asm
│ │ verilog.rw
│ │ _primary.dat
│ │ _primary.dbs
│ └ _primary.vhd
├ scaler@testbench
│ │ verilog.asm
│ │ verilog.rw
│ │ _primary.dat
│ │ _primary.dbs
│ └ _primary.vhd
├ stream@scaler
│ │ verilog.asm
│ │ verilog.rw
│ │ _primary.dat
│ │ _primary.dbs
│ └ _primary.vhd
└ _temp
│ vlog3i6qcw
│ vlog9xyg7b
│ vlogg3009s
└ vloggjv0st
