項(xiàng)目編號(hào)：E2418

文件大小：20M

源碼說(shuō)明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡(jiǎn)要概述

基于FPGA的運(yùn)動(dòng)目標(biāo)識(shí)別系統(tǒng)設(shè)計(jì)

目錄│文件列表:

 └ 基于FPGA的運(yùn)動(dòng)目標(biāo)識(shí)別系統(tǒng)設(shè)計(jì)

    └ 電科1311+李強(qiáng)+基于FPGA的運(yùn)動(dòng)目標(biāo)識(shí)別系統(tǒng)設(shè)計(jì)

       ├ 代碼及附件

       │  │ 實(shí)物圖.doc

       │  └ 程序

       │     │ CMOS_Capture.v

       │     │ dcfifo_ctrl.v

       │     │ detect.v

       │     │ I2C_Controller.v

       │     │ I2C_OV7670_RGB565_Config.v

       │     │ lcd_driver.v

       │     │ sdbank_switch.v

       │     │ sdram_2fifo_top.v

       │     │ sdram_cmd.v

       │     │ sdram_ctrl.v

       │     │ sdram_ov7670_vga.v

       │     │ sdram_para.v

       │     │ sdram_top.v

       │     │ sdram_vga_top.v

       │     │ sdram_wr_data.v

       │     │ VIP_RGB888_YCbCr444.v

       │     └ wrfifo.v

       ├ 相關(guān)文件

       │  │ 開題報(bào)告李強(qiáng).docx

       │  └ 誠(chéng)信書.docx

       └ 設(shè)計(jì)報(bào)告+PPT

          │ 李強(qiáng)答辯.ppt

          └ 李強(qiáng)論文定稿.doc