項(xiàng)目編號(hào)：E2286

文件大?。?31M

源碼說(shuō)明：帶中文注釋

開(kāi)發(fā)環(huán)境：Verilog

簡(jiǎn)要概述：

基于FPGA的電機(jī)智能溫度速度控制器

運(yùn)行演示：

目錄│文件列表:

 │ 演示視頻.mp4

 └ Motor-Speed-Controller-According-to-the-Temperature-with-FPGA

    │ Development board schematic diagram V2.1.pdf

    │ Project_circuit_design.jpeg

    │ README.txt

    ├ Project

    │  │ project.qpf

    │  │ project.qsf

    │  │ project.qws

    │  │ project.v

    │  │ project.v.bak

    │  ├ db

    │  │  │ .cmp.kpt

    │  │  │ logic_util_heursitic.dat

    │  │  │ prev_cmp_project.qmsg

    │  │  │ project.(0).cnf.cdb

    │  │  │ project.(0).cnf.hdb

    │  │  │ project.ace_cmp.bpm

    │  │  │ project.ace_cmp.cdb

    │  │  │ project.ace_cmp.hdb

    │  │  │ project.asm.qmsg

    │  │  │ project.asm.rdb

    │  │  │ project.asm_labs.ddb

    │  │  │ project.cbx.xml

    │  │  │ project.cmp.bpm

    │  │  │ project.cmp.cdb

    │  │  │ project.cmp.hdb

    │  │  │ project.cmp.idb

    │  │  │ project.cmp.logdb

    │  │  │ project.cmp.rdb

    │  │  │ project.cmp_merge.kpt

    │  │  │ project.cycloneive_io_sim_cache.45um_ff_1000mv_0c_fast.hsd

    │  │  │ project.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd

    │  │  │ project.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd

    │  │  │ project.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd

    │  │  │ project.cycloneive_io_sim_cache.45um_tt_1000mv_0c_slow.hsd

    │  │  │ project.cycloneive_io_sim_cache.45um_tt_1000mv_85c_slow.hsd

    │  │  │ project.db_info

    │  │  │ project.eco.cdb

    │  │  │ project.eda.qmsg

    │  │  │ project.fit.qmsg

    │  │  │ project.hier_info

    │  │  │ project.hif

    │  │  │ project.ipinfo

    │  │  │ project.lpc.html

    │  │  │ project.lpc.rdb

    │  │  │ project.lpc.txt

    │  │  │ project.map.ammdb

    │  │  │ project.map.bpm

    │  │  │ project.map.cdb

    │  │  │ project.map.hdb

    │  │  │ project.map.kpt

    │  │  │ project.map.logdb

    │  │  │ project.map.qmsg

    │  │  │ project.map.rdb

    │  │  │ project.map_bb.cdb

    │  │  │ project.map_bb.hdb

    │  │  │ project.map_bb.logdb

    │  │  │ project.npp.qmsg

    │  │  │ project.pplq.rdb

    │  │  │ project.pre_map.hdb

    │  │  │ project.pti_db_list.ddb

    │  │  │ project.root_partition.map.reg_db.cdb

    │  │  │ project.routing.rdb

    │  │  │ project.rtlv.hdb

    │  │  │ project.rtlv_sg.cdb

    │  │  │ project.rtlv_sg_swap.cdb

    │  │  │ project.sgate.nvd

    │  │  │ project.sgate_sm.nvd

    │  │  │ project.sgdiff.cdb

    │  │  │ project.sgdiff.hdb

    │  │  │ project.sld_design_entry.sci

    │  │  │ project.sld_design_entry_dsc.sci

    │  │  │ project.smart_action.txt

    │  │  │ project.sta.qmsg

    │  │  │ project.sta.rdb

    │  │  │ project.sta_cmp.8_slow_1200mv_85c.tdb

    │  │  │ project.tiscmp.fastest_slow_1200mv_0c.ddb

    │  │  │ project.tiscmp.fastest_slow_1200mv_85c.ddb

    │  │  │ project.tiscmp.fast_1200mv_0c.ddb

    │  │  │ project.tiscmp.slow_1200mv_0c.ddb

    │  │  │ project.tiscmp.slow_1200mv_85c.ddb

    │  │  │ project.tis_db_list.ddb

    │  │  │ project.tmw_info

    │  │  └ project.vpr.ammdb

    │  ├ incremental_db

    │  │  │ README

    │  │  └ compiled_partitions

    │  │     │ project.db_info

    │  │     │ project.root_partition.cmp.ammdb

    │  │     │ project.root_partition.cmp.cdb

    │  │     │ project.root_partition.cmp.dfp

    │  │     │ project.root_partition.cmp.hdb

    │  │     │ project.root_partition.cmp.logdb

    │  │     │ project.root_partition.cmp.rcfdb

    │  │     │ project.root_partition.map.cdb

    │  │     │ project.root_partition.map.dpi

    │  │     │ project.root_partition.map.hbdb.cdb

    │  │     │ project.root_partition.map.hbdb.hb_info

    │  │     │ project.root_partition.map.hbdb.hdb

    │  │     │ project.root_partition.map.hbdb.sig

    │  │     │ project.root_partition.map.hdb

    │  │     └ project.root_partition.map.kpt

    │  ├ output_files

    │  │  │ project.asm.rpt

    │  │  │ project.cdf

    │  │  │ project.done

    │  │  │ project.eda.rpt

    │  │  │ project.fit.rpt

    │  │  │ project.fit.smsg

    │  │  │ project.fit.summary

    │  │  │ project.flow.rpt

    │  │  │ project.jdi

    │  │  │ project.map.rpt

    │  │  │ project.map.smsg

    │  │  │ project.map.summary

    │  │  │ project.pin

    │  │  │ project.pti_db_list.ddb

    │  │  │ project.sof

    │  │  │ project.sta.rpt

    │  │  │ project.sta.summary

    │  │  └ project.tis_db_list.ddb

    │  └ simulation

    │     └ modelsim

    │        │ project.sft

    │        │ project.vo

    │        │ project_8l_1000mv_0c_slow.vo

    │        │ project_8l_1000mv_0c_v_slow.sdo

    │        │ project_8l_1000mv_85c_slow.vo

    │        │ project_8l_1000mv_85c_v_slow.sdo

    │        │ project_8_1200mv_0c_slow.vo

    │        │ project_8_1200mv_0c_v_slow.sdo

    │        │ project_8_1200mv_85c_slow.vo

    │        │ project_8_1200mv_85c_v_slow.sdo

    │        │ project_min_1000mv_0c_fast.vo

    │        │ project_min_1000mv_0c_v_fast.sdo

    │        │ project_min_1200mv_0c_fast.vo

    │        │ project_min_1200mv_0c_v_fast.sdo

    │        │ project_modelsim.xrf

    │        └ project_v.sdo

    ├ project_arduino_part

    │  └ project_arduino_part.ino

    └ Project_codes

       │ Berat Asr?n  - Arduino.txt

       │ Berat Asr?n  - Proje ?ema ?izimi.jpeg

       └ Berat Asr?n - Verilog.txt