項(xiàng)目編號(hào)：E774

文件大小：113K

源碼說(shuō)明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡(jiǎn)要概述：

用verilog實(shí)現(xiàn)minst 的數(shù)字識(shí)別, 可以用modelsim看結(jié)果, 如果要部署到fpga上, PL的資源要非常非常多

代碼下載:(包含5個(gè)仿真文件)

以數(shù)字2的仿真文件為例, 可以顯示以下的結(jié)果,因?yàn)樽罱K0-9里 數(shù)字2的得分最高,所以判斷是2, 這里只是要判斷最有可能的數(shù)字, 就不再化成幾率的形式了

代碼里的x坐標(biāo)和y坐標(biāo),是假設(shè)在480*272的lcd上顯示, 因?yàn)閙inst的像素是28*28的.我們假每4個(gè)LCD的像素點(diǎn)代表minst的一個(gè)點(diǎn),那就是在中間紅色的區(qū)域才是數(shù)字顯示的區(qū)域

目錄│文件列表:

 └ verilog_mnist-main

    └ verilog_mnist-main

       │ digital_recognition.v

       │ myram_28X28.v

       │ tb_result1_2x2.v

       │ tb_result2_2x2.v

       │ tb_result4_2x2.v

       │ tb_result7_2x2.v

       └ tb_result9_2x2.v