基于FPGA的任意波形發(fā)生器
2021-08-24 612 13
基于FPGA的數字濾波器
2021-08-24 672 11
基于FPGA的出租車計費系統(tǒng)設計
2021-08-24 705 23
基于FPGA的交通信號燈設計
2021-08-24 646 9
基于FPGA的會議發(fā)言限時器
2021-08-24 1025 3
基于FPGA的誤碼檢測
2021-08-24 893 5
基于FPGA的信號發(fā)生器
2021-08-24 747 9
基于FPGA的fir濾波器設計
2021-08-24 770 4
用于多摩川編碼器通訊模塊代碼
2021-08-22 1176 24
基于HLS的高效深度卷積神經網絡FPGA實現方法
2021-08-22 1329 29
ADC16DV160的FPGA數據接口
2021-08-22 783 4
基于FPGA、DDR3和USB2.0的圖像采集系統(tǒng)
2021-08-22 778 8
基于FPGA的消防小車設計
2021-08-22 628 2
使用FPGA Vivido根據數字的圖像特征給數字加邊界(識別數字大小)
2021-08-22 950 7
本項目選用Verilog 語言，借助 Vivado 2019.1 在 NEXYS4 上實現
2021-08-22 813 8
FPGA上實現的64QAM調制
2021-08-22 951 9
FPGA專題實驗(數字鐘和出租車計價器)
2021-08-22 986 11
FPGA精確到100分之1秒的計時器
2021-08-22 1147 7
基于FPGA的雙通道DDS信號發(fā)生器
2021-08-22 738 9